莱迪思半导体公司（Lattice）今天宣布推出PAC- Designer混合信号设计软件6.1版本，更新支持莱迪思的Platform Manager、Power ManagerII和ispClock 器件。现在用Platform Manager器件进行设计的用户将能够访问今天宣布的Lattice Diamond 1.3软件设计环境。PAC－Designer 6.1和Diamond 1.3设计软件工具的整合将使Platform Manager产品成为实现更先进的数字设计的选择。一个自动化的模拟环境是设计软件整合的主要优势，而以前Platform Manager设计人员没有这样的环境。
莱迪思器件和解决方案的营销总监Shakeel Peera说道，“有了PAC－Designer 6.1和Lattice Diamond 1.3软件的整合，我们的用户将能够以更高的效率设计和模拟Platform Manager器件，同时仍然能够方便地使用广泛认可的PAC-Designer软件。”
新的自动模拟功能
无论是通过Platform Manager的内部CPLD控制测试关键的模拟I/O引脚的功能，或是在Platform Manager的FPGA控制部分内，检查用Verilog或VHDL编写的增强数字控制功能的整合，PAC-Designer 6.1软件无缝地与Diamond 1.3设计工具相集成，以编译整个设计，构建必要的激励模板文件，然后在Aldec公司的Active-HDL模拟器内自动生成初始时序波形。在PAC-Designer 6.1软件中对先前复杂的手工设计流程进行了优化和自动化处理，生成所有必要的设计文件，只需点击鼠标就能提供初始时序流程图。
无论是通过Platform Manager的内部CPLD控制测试关键的模拟I/O引脚的功能，或是在Platform Manager的FPGA控制部分内，检查用Verilog或VHDL编写的增强数字控制功能的整合，PAC-Designer 6.1软件无缝地与Diamond 1.3设计工具相集成，以编译整个设计，构建必要的激励模板文件，然后在Aldec公司的Active-HDL模拟器内自动生成初始时序波形。在PAC-Designer 6.1软件中对先前复杂的手工设计流程进行了优化和自动化处理，生成所有必要的设计文件，只需点击鼠标就能提供初始时序流程图。
全面的模拟和数字设计支持
PAC-Designer 6.1软件为模拟工程师提供了一个基于GUI的设计方法，它使用直观的对话框配置Platform Manager的模拟部分；LogiBuilder设计方法将电源管理功能集成至芯片中的CPLD；LogiBuilder或Lattice Diamond Verilog/VHDL设计方法集成数字电路板的管理功能至Platform Manager器件的FPGA部分。
共0条 [查看全部] 网友评论